您查看的活动已结束

1. 第76期国际名家讲堂：2.5D/3D互联测试、监控与修复

活动时间：2018年9月6-7日（周四、周五）

活动地点：南京江北新区产业技术研创园（孵鹰大厦D座3楼301会议室）

2.IC家园：2.5D/3D测试技术交流沙龙

活动时间：2018年9月6日18:30-20:00（周四晚间）

活动地点：南京江北新区产业技术研创园 （孵鹰大厦D座3楼星空沙龙区）

主办单位

工业和信息化部人才交流中心（MIITEC）

承办单位

江北新区IC智慧谷 

协办单位

南京江北新区人力资源服务产业园

江苏省半导体行业协会

支持媒体

IC咖啡、半导体圈、芯师爷、半导体行业联盟、芯世相、半导体行业观察、芯论、芯通社、

今日芯闻、eetop

Shi-Yu Huang

黄锡瑜

清华大学（台湾）教授

个人简介：

黄锡瑜教授于1997年获得加州大学圣芭芭拉分校博士学位，毕业后后就职美国National Semiconductor公司、台湾世大集成电路公司。1999年来历任清华大学（台湾）电机系助理教授、副教授、教授；清华大学（台湾）积体电路设计技术中心主任；清华大学（台湾）创新育成中心主任。

黄教授发表了超过140篇的技术论文。他的研究兴趣包括VLSI设计、自动化和测试，当前的重点是全数字时域电路设计（例如锁相环、延迟锁定环、时间-数字转换器）以及它们在3D集成电路参数化故障测试和监视中的应用。他曾担任过多个IEEE会议/座谈会的主持或联合主席，包括ATS、MTDT、VLSI-DAT、ITC亚洲等。

讲堂大纲：

多年来，边界扫描测试一直是芯片间互连测试的主要标准，主要针对灾难性的断卡故障和硬桥接故障。然而，这一标准现在正面临严峻的挑战。在模具级集成发展到基于interposer或infobased 2.5 d ICs和/或基于tsv的3D堆叠集成电路时代的过程中，从模具到模具的互连可以以非常高的速度运行，端到端的延迟只有几百皮秒。参数性缺陷(如小延迟故障、电阻性开/桥接故障、泄漏故障等)被认为是对2.5D/3D集成电路产品的产量和可靠性的潜在威胁。幸运的是，在过去的几年里，研究人员迅速应对了这一挑战，开发了许多实用和有效的测试方法。

这些新的发展将会产生深远的影响，因为它们会悄悄地改变2.5D/3D IC测试的前景。系统架构师、测试工程师和产品工程师需要考虑这些新的测试选项思考各种测试方案在处理pre-bond试验和post-bond试验参数的缺点,和潜在的收益和可靠性增强方案,诸如内置自我修复(BISR)和在线监测的延误和PVTA条件(过程、电压、温度和老化),以确保整体质量的2.5D/3D IC产品。

For years, boundary scan test has been the predominant standard for chip-to-chip interconnect test, which targets mainly catastrophic stuck-at faults and hard bridging faults. However, this standard is now facing severe challenge. Amid the evolution of die-level integration into the era of interposer- or InFO-based 2.5-D ICs and/or TSV-based 3D stacked ICs, die-to-die interconnects could operate in a very high speed, with an end-to-end delay of only a few hundreds of picoseconds. Parametric defects (like small delay faults, resistive open/bridging faults, leakage faults, etc) have been identified as potential threats to the yield and reliability of a 2.5D/3D IC product. Fortunately, researchers in the past few years have quickly reacted to this challenge by developing many practical and effective test methods.

These new developments will have a far-reaching effect, as they quietly changing the landscape of 2.5D/3D IC test. System architects, test engineers, and product engineers will need to consider these new test options as they ponder over various test schemes in dealing with parametric faults in pre-bond test and post-bond test, and potential yield and reliability enhancement schemes such as Built-In Self-Repair (BISR) and online monitoring of delays and PVTA conditions (Process, Voltage, Temperature, and Aging) so as to ensure the overall quality of a 2.5D/3D IC product

1、第一天（时间：9月6日，周四）

（1）2.5D/3D IC测试面临的挑战

Challenges of 2.5D/3D IC Testing

Die-to-Die互联的新形式

New Forms of Die-to-Die Interconnects

互连缺陷及模型

Interconnect Defects & Models

（2）预键合TSV测试测试

 Pre-Bond TSV Testing

基于分压器的方法

Voltage-Divider Based Method

基于电荷及样本的方法

Charge-and-Sample Based Method

基于键入灵敏度分析的震荡测试

Input-Sensitivity-Analysis (ISA) Based Oscillation Test

（3）焊后TSV和互连测试

Post-Bond TSV and Interconnect Testing

直接测量

Direct Measurement

基于分压器的测试

Voltage-Divider Based Test

脉冲消失测试（PV试验）

Pulse-Vanishing Test (PV-Test)

基于VoT的振动测试

VOT-Based Oscillation Test

多引脚互连的延迟测试方法

Delay Test Method for Multi-Pin Interconnects

泄露丢失方法

Leakage Binning Method

2、第二天（时间：9月7日，周五）

（4）时域感知的互联测试

Timing-Aware Interconnect Repair

（5）时钟延迟错误的测试

Clock Delay Fault Testing

扫描激发扫描涌出测试

Scan-Excite-Scan Flush Test

测试刺激发生器

Test Stimuli Generator

（6）在线互联延迟监控

 Online Interconnect Delay Monitoring

基础概念

Basic Concept

瞬态过渡时间监控器设计

Transition-Time Monitor Design

分布式过渡时间监控系统设计

Distributed Transition-Time Monitor Design

（7）在线PVTA状态监测

Online PVTA Conditions Monitoring

基本PVTA监测

Basic PVTA Monitoring

测试芯片和基于云的系统

Test Chips and Cloud-Based System