您查看的活动已结束

第63期国际名家讲堂

（需注册费，详见下文）

活动时间：2018年5月05月31 – 6月1日

活动地点：上海集成电路技术与产业促进中心

（上海市浦东新区张东路1388号21幢）

主办单位

工业和信息化部人才交流中心（MIITEC）

承办单位

上海林恩信息咨询有限公司

IC智慧谷

协办单位

上海集成电路技术与产业促进中心

南京江北新区人力资源服务产业园

中国半导体行业协会集成电路分会

支持媒体

IC咖啡、华强电子网、EEPW、

EETOP、半导体行业观察、

芯师爷、中国半导体论坛、芯榜、

半导体行业联盟、半导体圈等

José E. Schutt-Ainé

伊利诺伊大学香槟分校电气和计算机工程系教授

José E. Schutt-Ainé于1981年在麻省理工电机工程系获得学士学位，1984年和1988年在伊利诺伊大学香槟分校（UIUC）分别获得硕士和博士学位。随后加入了Hewlett-Packard技术中心作为应用工程师参与了微波晶体管和高频电路的研究。1983年加入了UIUC电气与计算机工程系电磁学实验室，从事高速数字和高频应用的信号完整性研究，同时是几家公司的顾问。他目前的研究兴趣包括信号完整性的研究和用于高速数字系统的计算机辅助设计工具。Schutt-Ainé博士曾获多个研究大奖，包括1991年国家科学基金会（NSF）MRI奖、1992年美国宇航局教师研究奖、1996年NSF MCAA奖，2000美国国家中心超导应用研究奖。他是IEEE fellow，2007-2018年同时担任IEEE Transactions on Components, Packaging and Manufacturing Technology (T-CPMT) 联合主编。

对高速通信网络和高速计算机日益增长的需求使得设备的集成度以及器件和互连封装密度大大增加。时钟和数据传输速率的增长加剧了电磁效应，这些现象不再是简单的二阶效应，导致了更差的电性能、低噪声抑制和潜在的数据错误，这在数字网络中是非常不希望看到的。随着频率和速度持续增加，信号波长变得与结构尺寸相当，功率分布网络、封装和互连的简化模型必须被更复杂的结构取代。本课程旨在探索高速计算机和通信电路设计中涉及信号完整性分析的技术，包括但不限于：互连集成系统（封装结构、电气信号、时钟分布、趋肤效应、功率波动、寄生效应、噪声抖动、封装层次、多层布线结构….）的功能/要求/限制；互连建模与仿真（瞬态和串扰模拟、非线性电路仿真、封装CAD工具）；提高电源/信号完整性的设计技术。

The ever increasing demand for high speed communication networks and fast computers has resulted into high levels of integration leading to increased packing density of devices and inter-connects. Moreover, the increase in clock and data transmission rates has exacerbated the electromagnetic phenomena which are no longer second-order effects and lead to poor electrical performance, low noise rejection and possible data error which are highly undesirable in digital net-works. As frequency and speed increase, signal wavelengths become comparable to structural dimensions and simplified models for power distribution networks, packages and interconnects must be replaced by more complex structures.  This course is designed to explore the signal integrity aspects involved in the design of high-speed computers and communication circuits. Topics to be discussed include but are not limited to: Functions/requirements and limitations of interconnects for system integration (packaging structures, electrical signal and clock distribution, power level fluctuations, skin effect, parasitics, jitter noise, packaging hierarchy, multilayer wiring structures....); Modeling and simulation of interconnects (transients and crosstalk simulations, nonlinear circuit simulation, CAD tools for packaging...);Design techniques for improving power/signal integrity.

参加本课程需要具备基本的模拟电路知识，对SI感兴趣的设计工程师，设计经理，在校的高年级本科生、研究生等。 

Advanced undergraduate or graduate students and practicing engineers who wish to develop a solid knowledge of SI. A basic understanding of analog circuits is assumed.

第一天： 05月31日

 1. Review of Circuits and Electromagnetics

     电路和电磁学综述

2. Transmission Lines and Interconnects

    传输线和互连

3. Noise in High-Speed Systems

    高速系统中的噪声

4. Packaging Technologies for High-Speed Applications

    高速应用中的封装技术

第二天： 06月01日

5. Measurement Techniques for Signal Integrity

    信号完整性测量技术

6. Tools for Signal Integrity Analysis and Design I

    信号完整性分析和设计工具Ⅰ

7. Tools for Signal Integrity Analysis and Design II

     信号完整性分析和设计工具Ⅱ

8. Design Examples

    设计实例