您查看的活动已结束

主办单位

工业和信息化部人才交流中心（MIITEC）

承办单位

江北新区IC智慧谷

协办单位

南京江北新区人力资源服务产业园

南京集成电路产业服务中心

江苏省半导体行业协会

中国电科集团

支持媒体

IC咖啡、EETOP、半导体行业观察、

芯师爷、中国半导体论坛、芯榜、

半导体行业联盟、半导体圈、芯世相、

芯片超人、芯通社、芯论

1.名家芯思维

2018年FPGA助力人工智能研讨会

（免费参与）

活动时间：2018年7月24日（周二上午）

活动地点：南京江北新区产业技术研创园

（南京浦口区团结路99号孵鹰大厦A座3楼316）

临江路地铁1号口有免费接驳车送至研创园

2.第68期国际名家讲堂

FPGA时序/功耗优化和软硬件协同设计

（需注册费，详见下文）

活动时间：2018年7月24-26日（周二-周四2.5天）

活动地点：南京江北新区智芯科技楼7楼

（南京江北新区星火路15号）

南京地铁3号线星火路地铁站1号或4号出口100米

（免费参与）

活动主题：FPGA助力人工智能

活动时间：2018年7月24日（周二上午）

活动地点：南京江北新区产业技术研创园

（南京市浦口区团结路99号孵鹰大厦A座3楼316）

活动议程：

注：以上安排可根据实际情况进行调整。

哈亚军

Yajun Ha

上海科技大学教授

个人履历：

1. 1996年获浙江大学学士学位。

2. 1999年获新加坡国立大学硕士学位。

3. 2004年获比利时鲁汶大学博士学位。

4. 目前是上海科技大学的全职教授。之前，他是担任新加坡资讯与通信研究院科学家及比亚迪联合实验室主任。同时，他还是新加坡国立大学电子与计算机工程系的副教授。

曾在比利时欧洲微电子中心 (IMEC) 任研究员，在上海航天局航天测控通信研究所参加研究工作。

研究领域：

1. FPGA的架构、工具和应用、可重构计算、低功耗数字集成电路与系统设计、机器人与智能车以及和智能硬件相关的嵌入式系统研究及应用。

所在机构及协会任职：

1. 2016-2017年，担任IEEE电路和系统I（TCAS I）杂志的副主编；

2. 2013-2014年，担任IEEE超大规模集成系统（TVLSI）杂志的副主编；

3. 2011-2013年，担任IEEE电路和系统II（TCAS II）杂志的副主编；

4. 2009年以来，担任低功耗电子（JOLPE）杂志的副主编。

5. 担任亚太电子设计自动化会议（ASP-DAC）2014年组委会主席；可编程技术国际会议FPT 2010和FPT 2013技术委员会主席；IEEE电路和系统协会新加坡分会主席(2011年和2012年)；ASP-DAC指导委员会成员；以及IEEE CAS VLSI和应用技术委员会成员。

6. 他是嵌入式系统和FPGA领域的许多知名会议的技术委员会成员，如DAC、DATE、ASP-DAC、FPGA、FPL和FPT。他是上海“千人计划”学者。他也是IEEE的高级成员。

所获荣誉：

1. 在TCAS I & II 、TVLSI、TC、JSSC以及DAC和ISSCC等国际知名期刊和会议上发表了近百篇学术论文。

讲堂大纲

1.FPGAs: Overview of architectures and tools   

FPGAs: 架构和工具的概述

本部分将从回顾数字系统设计基础开始，为本课程的其他主题奠定基础。在同步设计中，设计准则、时间和功耗约束将被强调，因为它们是所有FPGA设计应该遵循的初始要求。接下来，我们将概述一般的FPGA架构和工具，并用供应商提供的FPGA架构和工具的实例来说明。

具体的主题包括：

1. Digital system design basics  数字系统设计的基础

2. Overview of FPGA architectures  FPGA架构的概述

3. Overview of FPGA design tools  FPGA设计工具的概述

这堂课也将介绍课程的整体内容，并解释将会遵循的逻辑与方法。重要的是，课程的主要学习目标将会被阐释，以及为完成这些目标所需要做的事。

2.Timing Concepts 时间概念

满足时间要求通常是FPGA实现最重要的挑战，特别是当所需的时钟频率很高时。我们讨论了数字电路和系统中使用的各种计时概念，并说明了时间限制，它们来自哪里，以及它们如何帮助改进FPGA实现的计时性能。我们将在相应的实操中加强对概念的理解。

本节的具体主题包括：

Synchronous vs. asynchronous circuits  同步vs. 非同步电路

Synchronous timing concepts  同步时序概念

Global timing constraints  全局时序限制

Specific timing constraints  具体时序约束

Timing simulation  时序仿真

Timing report  时序报告

The corresponding lab will be: 相应的实验练习为：

Lab 1: Understanding Timing Simulation and Report

实验一: 了解时序模拟和报告

3.FPGA Timing Closure Techniques FPGA时序闭合技术

根据前一部分讨论的概念，本部分将推荐高级FPGA体系结构中所选的组件，这些组件可能有助于改进时间安排。例如，各种定时验证的IP硬核、高质量的时钟管理器等等。此外，为了支持FPGAs进出数据传输需求的不断增长，FPGAs中加入了高速I/O模块，如多千兆收发机和以太网IP核。讨论了高速度FPGA电路的高密度编码技术。最后总结了一种快速高速时序闭合的推荐设计流程。

具体的主题包括:

1. Timing proven IP hard cores 时序已被验证的IP硬核

2. Using high quality clocking  使用高质量的时钟

3. Using high speed I/O modules 使用高速I / O模块

4. HDL coding techniques for high speed circuits HDL编码技术

5. High speed timing closure design flow 高速时序闭合设计流程

The corresponding lab will be: 相应的实操为:

Lab 2: Timing Optimization for Closure

实验二: 时序闭合优化

4.Power Concepts 功耗概念

在移动应用中，由于FPGA实现的功耗限制了每次电池充电后的工作时间，因此满足功耗通常是FPGA实现的关键挑战。我们将讨论数字电路和系统中使用的各种电源概念，并展示什么是电源组件，它们来自哪里，以及如何评估FPGA实现的功耗。我们将在相应的实验中加强对概念的理解。

具体的主题包括：

1. FPGA power consumption components ·FPGA功耗来源

2. Low power FPGA architectures  ·低功耗FPGA架构

3. Low power FPGA design tools & algorithms  低功耗FPGA设计工具和算法

4. FPGA power estimation   FPGA功率估计

The corresponding lab will be: 相应的实操为:

Lab 3: FPGA Power Evaluation

实验三：FPGA功耗评估

5.FPGA Power Optimization Techniques  FPGA功耗优化技术

基于前一部分讨论的概念，本部分将讨论实现低功耗FPGA实现的一些功耗优化技术，以及使用FPGA设计工具实现低功耗的正确设计方法。

具体的主题包括:

FPGA power optimization techniques  FPGA功耗优化技术

Low power design guidelines  低功耗设计指导方针

The corresponding lab will be: 相应的实操为:

Lab 4: FPGA Power Optimization

实验四: FPGA功耗优化

6.Processor and Accelerator Based Computing Architecture  

基于处理器和加速器的计算体系结构

在FPGA计算系统中，我们通常将计算非密集型代码分配给处理器(PS)，而计算密集型代码分配给基于FPGA逻辑(PL)的加速器。本部分主要介绍处理器+加速器(PS+PL)体系结构的主要概念。主题包括I/O接口、寻址、中断、直接内存访问等。

7.Software/Hardware Co-Design Flow 软件/硬件协同设计流程

本部分介绍了如何使用SDSoC框架进行软硬件协同设计。我们首先讨论如何构建SDSoC联合设计平台，该平台由PS+PL硬件体系结构及其Linux OS系统软件组成。然后介绍了如何在PS上编译算法。第三，我们讨论了如何使用剖析来分析算法，知道算法的哪一部分应该分配给PS，哪一部分应该分配给PL。最后，我们使用SDSoC来帮助我们快速实现所决定的软硬件划分，并对其性能进行评估。

The corresponding lab will be: 相应的实操为:

Lab 5: Software/Hardware Co-Design with SDSoC

实验五: 软件/硬件与SDSoC协同设计

8.Software/Hardware System Optimization 软件/硬件系统的优化

讨论了软硬件协同设计系统的优化问题。利用前一部分得到的共同设计的系统，我们可能想进一步提高系统性能。我们将讨论如何使用高级合成工具来优化这方面的PL硬件性能。

The corresponding labs will be:  相应的实操为:

Lab 6: Co-Design Optimization

实验六: 协同设计优化

Lab 7: Building SDSoC Co-Design Platform

实验七: 搭建SDSoC协同设计平台

​