您查看的活动已结束

从AI到编码、转码，硬件加速方案正在扮演越来越重要的角色。本专题，将展现基于FPGA的硬件加速特性，在视频、图片编码与转码以及AI计算方面带来的收益。

特别说明

本场门票只能参与Xilinx专题活动，无法进入LiveVideoStackCon 2019深圳站其他会场听讲

活动时间

2019年12月13日 14:00-18:00

深圳市南山区金鸡路1号翡翠明珠花园3栋 圣淘沙酒店（翡翠店）4层 · 钻石厅

活动嘉宾

梁晓明

赛灵思数据中心产品经理

梁晓明先生 现任赛灵思公司数据中心产品经理，负责公司数据中心产品和解决方案的营销和推广工作。重点关注SDAccel软件产品和FPGA as Service 的规模化应用，在建立Alveo和FPGA云生态方面与主要服务厂商和ISV合作伙伴有深度合作。同时也是异构计算加速, CCIX, 高速连接,嵌入式处理和逻辑结构方面的专家。在加入Xilinx之前，梁晓明先生在华为技术股份有限公司担任逻辑设计研发项目经理，从事硬件设计和大规模FPGA逻辑设计，拥有四年经验。在高速数字系统、ATM、交换式路由器及媒介网关系统等方面拥有丰富的知识和经验， 曾领导其小组成功地完成了二十多项产品设计。

Topic：FPGA视频加速方案及NGCodec介绍

刘翔

阿里巴巴技术专家

刘翔，阿里巴巴技术专家，有十年基于FPGA及其他硬件加速的视音频方案经验；曾就职于毅美通信和乐视致新，负责广电标准相关视音频产品线研发和电视画质增强芯片研发；2017年加入阿里巴巴担任技术专家，致力于在阿里云舜天平台上提供基于硬件加速的视音频解决方案。

Topic：基于阿里云舜天平台的云上媒体方案介绍

阿里云FaaS (FPGA as a Service )舜天平台在云上提供FPGA异构加速服务，大幅降低了FPGA 的开发和使用门槛，为客户提供最高性价比的算力和打造健康的 FPGA 加速生态。在多媒体领域，阿里云舜天平台的视频转码服务以及图片转码已经服务于集团内外广大客户。

俞海乐

CTAccel Limited 创始人兼CEO

俞海乐于2012年获得香港中文大学（CUHK）博士学位，是CTAccel Limited 的创始人和CEO。俞海乐博士于2012年加入联科集团并在2013年创立FPGA加速计算团队并担任负责人，负责图片处理加速器的研发。经过三年的发展与沉淀，2016年3月，俞博士带领团队从联科集团分拆出来 CTAccel Limited，并担任CEO。经过两年半的发展，CTAccel 已经发展成为具有完整的FPGA加速计算产品开发与客户支持能力的专业化团队。CTAccel现有全职员工35人，80%为研发相关人员，在深圳和香港均设立了办公室。CTAccel的产品线已经覆盖图片、视频和AI相关应用场景，与多家国内外知名互联网和云计算公司开展了合作并部分实现了产品销售。

Topic：基于FPGA的实时多媒体处理接口

本次演讲讨论基于现实中数据中心所有到一般性问题，尤其是数据处理的困境。而联捷计算科技(CTAccel)针对基于FPGA的异构计算的特点，与赛灵思配合提出发挥FPGA特长的多媒体解决方案，并以应用接口的方式提供给用户。联捷计算科技的图片处理(CIP)核心技术已获得美国专利,通过硬件流水设计和任务级并行，大大提升了数据中心的图片处理性能，包括更小的响应延时，更大的并发请求和更低的TCO。

周正宁

傲睿智存（Aupera）CTO

系统设计的顶级专家，对于操作系统，文件系统，音视频流数据处理有丰富经验，是公司核心专利发明人，负责公司的音视频产品架构，技术路线。此前曾负责为包括华为海思在内的视频芯片公司提供相关算法及核心协议栈，还为 PPTV和乐视等互联网内容运营商提供完整技术解决方案；曾于UTStarcom深圳研发中心负责ATCA高可靠平台及IPTV平台的相关底层架构设计及开发，以及在清华紫光担任FPGA及硬件高级工程师。

Topic：高效视频处理与AI融合架构

要做到高效的视频内容处理及分析，首先要解决的是海量视频的编解码算力，需要提供高密度的计算力，可负担的起的计算力，Aupera专注于构筑视频专属的分布式计算架构，真正意义实现了基于FPGA的异构计算，在视频编解码的同时，嵌入了实时AI的加速引擎，同样的硬件、一套高度集成的软件框架，特别适用于海量视频需要实时对内容进行处理的场景，并让广大开发者在我们的平台上无负担开发应用。本次演讲主要介绍Aupera的分布式异构计算平台的优势，高度融合视频编解码与嵌入式AI分析，以及该架构在云端及边缘侧的适用场景，助力AIoT时代视频AI应用的普及。